第二一二章 王岸然的惊叹(1/2)
华芯科技CPU业务目前的状态，王岸然是深有感触。
前世，AMD也曾经经历过，一阵暗无天日的i3秒默全的日子。
而现在，不说一时站在金字塔塔顶的德州仪器，即便是Intel的奔腾二处理器，最低型号的奔腾二266，也可以将华芯科技的速龙、速龙Pro众类型全秒。
没办法，制造工艺是硬伤，汽车跑的再快，跟飞机没法比。
就比如在CPU缓存上，Intel奔腾二处理器的一级缓存为32kb，二级缓存为512kb。
而最高端的速龙proCPU因为制造工艺的原因，在一级缓存上，设置了特殊的12kb一级追踪缓存，而二级缓存只是可怜的128kb。
所以Intel的CPU，可以肆无忌惮的挥霍CPU的缓存资源，而速龙CPU，则是要精打细算。
不过你再精打细算，也赶不上人家财大气粗，仓库比你大三四倍，即便胡乱堆放，也比你容量大的多。
好在CPU缓存并不是单纯的比大小，缓存的效率评价有两大指标，一是仓库里存放的是不是有效的货物，你把垃圾运进来，即便仓库再大于性能也没有增益。
其二就是能不能在第一时间把货物提出来，这就是命中率的问题。
早期的分支预测，准确率也就60左右，多次未命中之后，会造成CPU性能显著下降。
华芯科技提供给德州仪器的超级阉割版TAGE分支预测的命中率可以达到75，比起Intel目前的TYOP技术，已经高出了一大截。
而华芯科技自己，自然不会把吃饭的家伙全部交给德州仪器，教会了徒弟，饿死了师傅，这样的道理，王岸然还是很清楚的。
华芯科技的速龙Pro，数据加载和分支预测的命中率，可以达到90。
加上优化的指令集架构，好比一辆跑车加上了火箭发动机，即便赶不上飞机的速度，但也落后不是很远。
不过，没有拳头产品，始终给人一技术孱弱的印象，好在德州仪器给华芯科技开了一扇窗，向华芯科技开放500纳米，和180纳米制造工艺代工业务。
而在王岸然的引导之下，初步具有自主研发能力的CPU事业部进展神速，王岸然刚接到雷布斯的电话。
基于500纳米制造工艺的速龙二代，以及基于180纳米制造工艺的毒龙处理器，双双进入流片生产前的定型阶段。
“才三个月，不会太赶了吧！”
“王总，这不好说，所以你要来把关一下。”
王岸然原来计划半年的时间，现在设计进度足足提升了一半。
好事吗？不见得。
Intel奔腾处理器就是前车之鉴。
仓促发布的处理器，质量是无法保证的。
待问题爆发时，对华芯科技这样底蕴不足的公司，肯定是一场灾难。
所以，王岸然并不感到高兴。
要知道速龙二代CPU的架构与速龙一代有着革命性的变革。
一是进一步发掘流水线的潜力，整个流水线深度达到20级，这在CPU设计上提出新的高度。
要知道提高流水线深度，虽然可以显著提升主频，以及执行速度，不过在效率上，如果没有良好的设计的话，往往会大打折扣。
王岸然对此是有深刻体验。
正版的速龙吊打奔四就是实例。
“我需要速龙二代全部的技术资料。”
半小时后，技术负责人谷亮和雷布斯联炔进入王岸然的办公室。
谷亮拿着一张光盘，还有一个打火机模样的东西，这立刻引起王岸然的注意。
“USB存储盘研发成功了？”
“已经有了样品，目前来看，使用没什么问题。”
“多大容量”
这容量完全是鸡肋啊，在3D堆叠没有出来之前，目前的生产工艺也就只能这样了。
“王总，这是驱动，得先装上驱动，电脑才能识别使用。”
“USB存储驱动可以集成到系统里。”
“速度怎么样？”
“读取最大速度可以达到4秒，写入最高速度可以达到1.2秒。”
王岸然摇摇头，这速度惨不忍睹啊，不过好在容量小，没感觉速度慢，要是容量达到g这个级别，以这个速度，拷一个大文件，岂不是要等的蛋疼。
好在，这只是开始。
全套资料有五百多M的数据，自然不会装在小小的u盘里面，光盘出了驱动之外，自然是王岸然需要的资料。
谷亮和雷布斯静静坐在一旁。
而王岸然则打开文件，作为一个资深的CPU架构工程师，王岸然很清楚，CPU芯片设计的关键在哪里？
其实硬件，说白了，就是固话的程序，是用晶体管作为最基本的单元，组成逻辑门电路，再以电路在集成设计好的硬件程序。
检查的关键就是，在上层逻辑有没有问题，在下层上就是电路有没有错误。
下层电路，王岸然没有必要检查，一千多万的晶体管，校验的任务繁重，技术难度较低。
而在上层逻辑上，主要检查计算单元的实现机制，逻辑单元的处理过程，指令集组成，分支的处理，寄存器的判定写回机制，数据交换，中断等…
这在EDA软件里，是有特定的程序语言来描述的。
十分钟，半个小时，一个
前世，AMD也曾经经历过，一阵暗无天日的i3秒默全的日子。
而现在，不说一时站在金字塔塔顶的德州仪器，即便是Intel的奔腾二处理器，最低型号的奔腾二266，也可以将华芯科技的速龙、速龙Pro众类型全秒。
没办法，制造工艺是硬伤，汽车跑的再快，跟飞机没法比。
就比如在CPU缓存上，Intel奔腾二处理器的一级缓存为32kb，二级缓存为512kb。
而最高端的速龙proCPU因为制造工艺的原因，在一级缓存上，设置了特殊的12kb一级追踪缓存，而二级缓存只是可怜的128kb。
所以Intel的CPU，可以肆无忌惮的挥霍CPU的缓存资源，而速龙CPU，则是要精打细算。
不过你再精打细算，也赶不上人家财大气粗，仓库比你大三四倍，即便胡乱堆放，也比你容量大的多。
好在CPU缓存并不是单纯的比大小，缓存的效率评价有两大指标，一是仓库里存放的是不是有效的货物，你把垃圾运进来，即便仓库再大于性能也没有增益。
其二就是能不能在第一时间把货物提出来，这就是命中率的问题。
早期的分支预测，准确率也就60左右，多次未命中之后，会造成CPU性能显著下降。
华芯科技提供给德州仪器的超级阉割版TAGE分支预测的命中率可以达到75，比起Intel目前的TYOP技术，已经高出了一大截。
而华芯科技自己，自然不会把吃饭的家伙全部交给德州仪器，教会了徒弟，饿死了师傅，这样的道理，王岸然还是很清楚的。
华芯科技的速龙Pro，数据加载和分支预测的命中率，可以达到90。
加上优化的指令集架构，好比一辆跑车加上了火箭发动机，即便赶不上飞机的速度，但也落后不是很远。
不过，没有拳头产品，始终给人一技术孱弱的印象，好在德州仪器给华芯科技开了一扇窗，向华芯科技开放500纳米，和180纳米制造工艺代工业务。
而在王岸然的引导之下，初步具有自主研发能力的CPU事业部进展神速，王岸然刚接到雷布斯的电话。
基于500纳米制造工艺的速龙二代，以及基于180纳米制造工艺的毒龙处理器，双双进入流片生产前的定型阶段。
“才三个月，不会太赶了吧！”
“王总，这不好说，所以你要来把关一下。”
王岸然原来计划半年的时间，现在设计进度足足提升了一半。
好事吗？不见得。
Intel奔腾处理器就是前车之鉴。
仓促发布的处理器，质量是无法保证的。
待问题爆发时，对华芯科技这样底蕴不足的公司，肯定是一场灾难。
所以，王岸然并不感到高兴。
要知道速龙二代CPU的架构与速龙一代有着革命性的变革。
一是进一步发掘流水线的潜力，整个流水线深度达到20级，这在CPU设计上提出新的高度。
要知道提高流水线深度，虽然可以显著提升主频，以及执行速度，不过在效率上，如果没有良好的设计的话，往往会大打折扣。
王岸然对此是有深刻体验。
正版的速龙吊打奔四就是实例。
“我需要速龙二代全部的技术资料。”
半小时后，技术负责人谷亮和雷布斯联炔进入王岸然的办公室。
谷亮拿着一张光盘，还有一个打火机模样的东西，这立刻引起王岸然的注意。
“USB存储盘研发成功了？”
“已经有了样品，目前来看，使用没什么问题。”
“多大容量”
这容量完全是鸡肋啊，在3D堆叠没有出来之前，目前的生产工艺也就只能这样了。
“王总，这是驱动，得先装上驱动，电脑才能识别使用。”
“USB存储驱动可以集成到系统里。”
“速度怎么样？”
“读取最大速度可以达到4秒，写入最高速度可以达到1.2秒。”
王岸然摇摇头，这速度惨不忍睹啊，不过好在容量小，没感觉速度慢，要是容量达到g这个级别，以这个速度，拷一个大文件，岂不是要等的蛋疼。
好在，这只是开始。
全套资料有五百多M的数据，自然不会装在小小的u盘里面，光盘出了驱动之外，自然是王岸然需要的资料。
谷亮和雷布斯静静坐在一旁。
而王岸然则打开文件，作为一个资深的CPU架构工程师，王岸然很清楚，CPU芯片设计的关键在哪里？
其实硬件，说白了，就是固话的程序，是用晶体管作为最基本的单元，组成逻辑门电路，再以电路在集成设计好的硬件程序。
检查的关键就是，在上层逻辑有没有问题，在下层上就是电路有没有错误。
下层电路，王岸然没有必要检查，一千多万的晶体管，校验的任务繁重，技术难度较低。
而在上层逻辑上，主要检查计算单元的实现机制，逻辑单元的处理过程，指令集组成，分支的处理，寄存器的判定写回机制，数据交换，中断等…
这在EDA软件里，是有特定的程序语言来描述的。
十分钟，半个小时，一个
本章未完，点击下一页继续阅读